NVIDIA 称 Vera CPU 正加速下一代 AI 芯片设计

NVIDIA 正在使用 Vera CPU 运行设计未来 CPU 和 GPU 的电子设计自动化流程，并称早期测试显示，部分验证和仿真任务的性能最高提升 1.5 倍。公司正在与 Cadence 和 Synopsys 合作优化相关工具。这一动作说明，AI 芯片竞争不仅取决于加速器架构，也取决于工程团队能否更快测试和完善日益复杂的设计。

现代处理器从架构设想到可制造硅片往往需要多年。工程师要反复运行仿真、形式验证和回归测试，在设计进入工厂前寻找边界问题。即使 GPU 和机器学习已经加速了部分流程，逻辑仿真、验证和数字实现仍高度依赖 CPU 的单核性能、内存访问和稳定吞吐量。设计验证速度变慢，可能拖延整个产品周期。

NVIDIA 介绍的早期测试使用了 Cadence Jasper 和 Synopsys VCS 等生产级工具。Jasper 用于形式验证，通过证明技术和机器学习帮助发现设计缺陷；VCS 则在制造前模拟并验证复杂芯片。NVIDIA 称，在使用相同核心数量的测试中，两类应用在选定工作负载上都实现最高 1.5 倍性能，公司还在持续进行应用分析和系统调优。

Vera 集成 88 个定制 NVIDIA Olympus CPU 核心、LPDDR5X 内存子系统和第二代可扩展一致性互连，目标是为工程任务提供较高的单核性能、内存带宽和稳定延迟。更快的单次验证可以缩短反馈周期，更高的总吞吐量则允许团队在同一开发窗口内测试更多设计方案。

这项变化对 AI 硬件公司尤其重要。芯片厂商需要在需求持续增长时推出新一代加速器，而验证环节的延迟会影响产品上市。基准测试并不等于整个流片周期都会缩短，实际收益还取决于工具集成、系统供应和企业有多少流程能够迁移到新 CPU 上。

NVIDIA 还把 Vera 放入后续 CPU 路线图，称未来基于 Rigel 核心的 Rosa CPU 将延续这一方向。公司希望让 GPU、CPU 和 AI 模型在设计周期中各自承担最适合的任务。下一步应观察更广泛的工具和真实工程部署结果，以判断 Vera 的性能优势能否转化为持续的设计效率。

NVIDIA 解释说，芯片设计要经历寄存器传输级描述、逻辑仿真、形式验证、回归测试和数字实现等相互连接的阶段。验证吞吐量提高后，工程师可以更早发现问题，减少后续代价高昂的设计迭代。Vera 还结合高效 LPDDR5X 内存和第二代可扩展一致性互连，面向既有低延迟任务又有大规模回归测试的计算集群。公司正在用自己的 CPU 设计下一代 CPU 和 GPU，形成从硅片架构到系统调优的反馈循环。